This paper shows both theoretical and experimental analyses of a fully integrated CMOS active gate driver (AGD) developed to control the high dv/dt of GaN transistors for both 48 V and 400 V applications. To mitigate negative effects in the high-frequency spectrum emission, an original technique is proposed to reduce the dv/dt with lower switching losses compared to classical solutions. The AGD technique is based on a subnanosecond delay feedback loop, which reduces the gate current only during the dv/dt sequence of the switching transients. Hence, the dv/dt and di/dt can be actively controlled separately, and the trade-off between the dv/dt and EON switching energy is optimized. Since GaN transistors have typical voltage switching times on the order of a few nanoseconds, introducing a feedback loop from the high voltage drain to the gate terminal is quite challenging. In this article, we successfully demonstrate the active gate driving of GaN transistors for both 48 V and 400 V applications, with initial open-loop voltage switching times of 3 ns, due to a full CMOS integration. The AGD showed a clear reduction in the peak dv/dt from -175 V/ns to -120 V/ns for the 400 V application.

Future aircrafts will be composed of high number of power converters having always higher power density and efficiency. In order to increase performance of such converters, a good option is the use of SiC transistors. Although these components reduce losses when compared to their silicon-based counterpart, they increase switching speed and overshoot during commutation, which can cause serious Electromagnetic Interference (EMI) issues and overvoltages on loads connected to these converters. For that reason, power module containing SiC transistors must have the lowest possible parasitic inductance. This paper presents a multilevel low-inductance SiC power module designed to optimize a three-phase 540V/15kVA inverter for modern aircrafts. Precise dynamic characterization is performed in order to accurately determine switching energies and to show improvement of loss performance of this power module when compared to discrete components and also to power modules from the market. Inverter input and output common mode current reduction due to integrated common mode capacitor in the power module is experimentally shown.

This paper presents the influence of different pulse width modulation (PWM) methods on losses and thermal stresses in SiC power modules used in a three-phase inverter. The variation of PWM methods directly impacts instantaneous losses on these semiconductors, consequently resulting in junction temperature swing at the fundamental frequency of the converter’s output current. This thermal cycling can significantly reduce the lifetime of these components. In order to determine semiconductor losses, one needs to characterize SiC devices to calculate the instantaneous power. The characterization methodology of the devices, the calculation of instantaneous power and temperature of SiC dies, and the influence of the different PWM methods are presented. A 15-kVA inverter is built in order to obtain experimental results to confirm the characterization and loss calculation, and we show the best PWM methods to increase efficiency and reliability of the three-phase inverter for specific aircraft applications.

In modern aircraft applications, an electrical powertrain based on silicon carbide (SiC) modules is a promising technology for achieving commercial roadmap targets. However, the high switching speeds and parasitic elements associated with SiC-based power converters bring up drawbacks in terms of electromagnetic compatibility (EMC). Furthermore, during the early-stage design of a system, the prediction, optimization, and fast simulations to analyze EMC performances are not always easy tasks. It requires accurate models and is still continuously being treated in the literature. This article discusses and highlights the key elements responsible for EMC issues, in a typical common-mode (CM) current signature. A discussion and methodology on how several aspects of EMC, in terms of power energy, can be predicted in advance are also presented. A modeling approach through an improved equivalent CM circuit (ECMC) is introduced, providing satisfactory results and good computational time versus accuracy trade-off, even with ringing effects. The analyses presented here are suitable for EMC pre-compliance tests. Simulation results of a 2-level SiC-MOSFET prototype under development are presented to validate theoretical approaches. Experimental EMC tests in a 50 kW electromechanical chain with 70 kVA SiC-MOSFET prototype are presented for validation purposes.

This article presents a measurement-based methodology focused on the parasitic extraction of RL elements involved in the commutation power loop of silicon carbide (SiC)-based power modules. It can be seen as a closed/semi-closed-box model that considers a set of scattering-parameters (S-Parameters) measurements for a given number of ports (N) externally available in a power module under test. The proposed approach allows us to build, in some hours, a model intended to be a behavior representation as close as possible to the physics of the power module. Uncertainties and errors of measurement are managed by optimization regression algorithm based on least-square using the Gauss–Newton–Raphson method. Experimental results using a SiC-based power module with different samples are presented for validation purposes.

Dimensionnement et optimisation de Transformateurs Inter-Cellules pour les convertisseurs multicellulaires parallèles: Les convertisseurs multicellulaires parallèles permettent de traiter des puissances importantes et de profiter d'une certaine standardisation des équipements. Ces dernières années, ces structures ont connu un regain d'intérêt lié notamment à la possibilité de couplage magnétique des inductances. Ce couplage aboutit à un composant magnétique aux propriétés très différentes appelé Transformateur Inter-Cellules (ICT) ; il ne modifie pas le courant de sortie, par contre il réduit l'ondulation de courant dans les bobines et l'ondulation de flux dans certaines parties du noyau. On peut montrer que ce couplage entraîne une réduction des pertes Joules dans les conducteurs et des pertes magnétiques dans le noyau. La réduction de l'ondulation de courant diminue également le courant efficace dans les semiconducteurs ce qui réduit les pertes par conduction, et la différence entre le courant à l'amorçage et au blocage des interrupteurs, ce qui permet la diminution des pertes dans les semiconducteurs lorsque les pertes au blocage sont supérieures aux pertes à l'amorçage. Le dimensionnement d'un ICT n'est pas fondamentalement différent de celui fait pour d'autres composants magnétiques en ce sens qu'il est basé sur le respect de certaines valeurs limites (induction, température) ce qui suppose une évaluation des différentes pertes et l'élaboration d'un modèle thermique. Par contre, la manière d'évaluer ces différentes grandeurs est tout à fait spécifique et n'a que quelques points communs avec les méthodes de calcul des inductances et des transformateurs Dans ce travail de thèse, on montre comment dimensionner ces ICTs en considérant plusieurs topologies et méthodes différentes, correspondant à différents niveaux de sophistication et de complexité. L'explication de ce dimensionnement est divisée en quatre parties : Pertes Cuivre, Pertes Fer, Densité de Flux de Saturation et Aspects Thermiques. L'évaluation des pertes cuivre liées aux composantes alternatives des ICTs constituent un point particulièrement délicat dans la mesure où elles résultent de la combinaison de deux facteurs eux-mêmes difficiles à évaluer ; l'inductance de fuite qui détermine l'amplitude des courants alternatifs mais dépend des flux principalement non canalisés et circulant dans l'air (volume d'étude important, effets 3D…), et la résistance équivalente des bobinages qui en haute fréquence est sujette à des phénomènes complexes comme les effets de peau et de proximité. En se basant sur l'utilisation d'un logiciel simple mais néanmoins robuste et fiable pour calculer précisément les résistances en haute fréquence et les inductances de fuite des ICTs, plusieurs astuces permettant de réduire les pertes cuivre non seulement des ICTs mais aussi des transformateurs et des inductances sont suggérées. Des formules analytiques et des outils de calcul adéquats ont ensuite été utilisés pour développer des routines d'optimisation ayant pour but la réduction de la masse, du volume, des pertes ou du coût des ICTs. Des interpolations multidimensionnelles des valeurs présimulées des résistances et inductances de fuite en haute fréquence sont utilisées afin de réduire le temps d'exécution de la routine d'optimisation. Plusieurs dimensionnements des ICTs ont été comparées vis-à-vis des matériaux du noyau et des conducteurs, du nombre de cellules de commutation et de la fréquence de découpage. Des comparaisons avec des selfs ont également été faites afin de montrer les avantages de ces ICTs. Des aspects de la commande des convertisseurs multi-niveaux triphasés ont également été étudiés vis-à- is du flux circulant dans les ICTs. Des homopolaires, spécifiques pour chaque stratégie MLI et chaque topologie convertisseur/charge, sont créées afin de minimiser le flux dans les ICTs et par conséquent de réduire davantage la masse et la taille de ces composants. Des comparaisons entre différentes méthodes de MLI sont effectuées et vérifiées expérimentalement.