We present the IDeF-X HDBD integrated circuit, our latest 32-channel Application Specific Integrated Circuit devoted to semiconductor photon counting X-ray detectors, designed to read charges ranging from -40 to 40 fC. The chip reaches an Equivalent Noise Charge floor (ENC) of 17 el. rms and is optimized for low input capacitance (<10 pF). Each channel is based on an optimized charge sensitive amplifier followed by a CR-RC2 filter and a peak detector with a power consumption of 850 μW/channel. Gain and shaping times are tunable. This circuit has been designed with radiation mitigation techniques to meet space application requirements. This ASIC can read either Cadmium Telluride or Silicon detectors for imaging-spectroscopy applications. An energy resolution of 230 eV FHWM at 6 keV, and a low-level threshold of 1.2 keV were demonstrated with a single pixel silicon drift detector connected to one channel.
8 June 2018 in IEEE Transactions on Nuclear Science
This work describes a 16 × 16 pixels CdTe based X-ray detector named D2R1 (Dimension 2 Revision 1) with a pixel size of 300 μm × 300 μm. An Application Specific Integrated Circuit (ASIC) is interconnected to a CdTe detector by means of an Indium Gold Stud Bonding process. This ASIC has a mean Equivalent Noise Charge (ENC) of 29 el.rms (at 0 pF). The combination of a low capacitance interconnection and low dark current detector (0.5 pA) with an optimized ASIC results in a spectral resolution of 584 eV FWHM at 60 keV, an energy threshold of 2 keV with a dynamic range of 250 keV. A filtering stage made of a Multi Correlated Double Sampling (MCDS) allows the system to measure X-ray photons at a frequency of 10 kcounts/s typically suited for low photon flux less than 3000 photons.cm-2.s-1. The energy range, resolution and timing capability of D2R1 can suite a variety of different applications such as X-ray astrophysics, nuclear safety, or medical applications.
1 December 2018 in Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment
IDeF-X HDBD is the new version of a family of integrated circuits dedicated to the readout of semiconductor detectors. It is a 32-channel Application Specific Integrated Circuit designed to read charges ranging from -40 to 40 fC. The circuit was optimized for small detector capacitances (<1pF) and low leakage current (<1nA). The chip allows to reach an Equivalent Noise Charge floor (ENC) of 17 el.rms. It has a self-triggering capability allowing multiple types of readout either only hit channels, selected channels or all channels. Each channel is based on a scaled charge sensitive amplifier follower by a CR-RC² filter and a peak detector with a pile-up rejection system allowing memorizing only the first arriving charge. Each channel has a power consumption of 850 µW. Gain and shaping time are tunable. This circuit has been designed with radiation mitigation techniques allowing it to handle a dose up to 300 krad and a Single Event Latchup (SEL) threshold of 65 MeV.cm²/mg suitable for space applications. This ASIC can read either Cadmium Telluride or Silicon detectors for instance for imaging-spectroscopy applications.
Développement d’un spectro-imageur CdTe pour application spatiale: Ce manuscrit présente le travail de thèse effectué dans le cadre d’un projet de développement d’instrumentation spatiale pour rayons X-durs. Des développements précédents ont permis la conception d’un détecteur en tellurure de cadmium (CdTe) permettant la conversion photoélectrique du spectre lumineux dans la gamme spectrale des rayons X (1keV – 100 keV).Cette thèse décrit l’ensemble des étapes de conception d’un circuit intégré de conversion de charge permettant de lire le détecteur précédemment développé avec pour spécificités : une haute résolution spectrale, une haute résolution spatiale, et une aboutabilité sur quatre cotés.Ce travail s’est organisé selon trois principales étapes. Le choix de la technologie du circuit intégrés. La conception, fabrication et test de prototypes dédiés à mettre en place l’architecture du système. Et la conception et test du circuit, sujet de ce travail de thèse, nommé IDeF-X D²R₂.Ce dernier circuit intégré de 8.5 mm x 8.5 mm, contient 1024 pixels (matrice de 32 x 32) de 250 x 250 µm² permettant chacun la lecture de charge avec un bruit de 40 électrons, une dynamique allant jusqu’à 110 000 électrons (500 keV CdTe), pour une puissance consommée de 200 µW/pixel. Une approche système a été pensée pour être compatible à un convertisseur numérique analogique nommé OWB-1 permettant une sortie numérique du spectro-imageur. Les résultats sont prometteurs pour le développement de plan de détections modulaires pour de future missions spatiales dans la gamme des X-durs, permettant l’étude d’objets stellaires et inter-stellaires.